接地混乱干扰遍地，继电器MOS管抗干扰最后一公里

问题

1. 地平面未分割：噪声全域扩散

    

   数字地、模拟地、功率地（继电器 / MOS 管）混为一体，大电流噪声流经公共地，地电位波动，敏感电路参考地不稳，采样误差、复位频发。
2. 多点接地：地环路形成，干扰叠加

    

   功率地与信号地在多处连接，形成地环路，外部磁场感应电流，叠加噪声，干扰加剧，EMC 测试难通过。
3. 功率地过小：阻抗大，地弹严重

    

   继电器、MOS 管功率地铺铜面积小、走线细，大电流流经时地电位波动大（地弹），驱动信号失真，MOS 管发热、误动作。
4. 信号地靠近功率地：噪声耦合

    

   敏感信号线（ADC、时钟）靠近功率地走线，功率地噪声通过寄生电容耦合到信号线，采样不稳、数据错误。

方案

1. 三地严格分割，独立铺铜
   • PGND（功率地）：继电器、MOS 管、电感大电流地，大面积铺铜（≥板面积 30%），仅走功率电流。
   • DGND（数字地）：MCU、逻辑芯片地，独立铺铜。
   • AGND（模拟地）：ADC、传感器、运放地，独立铺铜，远离 PGND≥5mm。
2. 单点接地，电源入口汇合
   • 三地仅在电源输入端子处单点连接（0Ω 电阻 / 磁珠），避免地环路。
   • 连接点选在大电容负极，滤除高频噪声，保证参考地稳定。
3. 功率地低阻抗，多过孔连接
   • PGND全程大面积铺铜，无窄颈、无分割，阻抗最小化。
   • MOS 管 S 极、继电器地引脚 ** 多过孔（4-6 个）** 连接内层 PGND，降低地弹。
4. 敏感地远离功率区，屏蔽保护
   • AGND、DGND远离 PGND 与功率器件≥10mm，中间用隔离带或 PGND 屏蔽。
   • 模拟信号线走 AGND 上方，不跨 PGND 分割，减少耦合。

提示

• 不能图省事 “全部共地”：混地会导致噪声全域扩散，所有抗干扰措施失效，后期整改需重新铺铜，成本极高。
• 单点接地不能 “选在中间”：连接点必须在电源入口，否则仍会形成地环路。
• 功率地不能 “小面积铺铜”：阻抗大，地弹严重，MOS 管与继电器工作不稳定。